Nvidia/算能 +FPGA+AI大算力边缘计算盒子：隧道和矿井绘图设备 2024-06-07 fpga开发, 边缘计算, 人工智能 45人 已看 目前，作为安全预防措施，地质学家和工程师会站在离岩石五米远的地方，通过目视评估岩层的危险系数。现在，该初创公司的 Mapper AI 设备提供了一种更安全的方式，让工程师远离可能塌方的隧道；通过利用由这些传感器提供的信息，RockMass 的软件能够在几分钟内快速识别出工程师可用的数据。多年来，工程师一直在使用传统设备测量岩石表面的角度，例如安装在三脚架上的光学测量设备，类似经纬仪。“没有谁能像我们一样收集和处理数据，”Yee 表示道，“我们能够实时处理云中数据，这要归功于 GPU 的计算能力。
Always语句和assign的用法 2024-06-04 fpga开发 24人 已看 always语句块从仿真0时刻开始执行其中的行为语句；最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。always和 always@(*) 的区别有@时，是每次执行语句时，必须满足括号内的条件才能继续执行语句，否则不执行。always@(敏感事件列表) 用于描述时序逻辑；敏感事件（上升沿 posedge、下降沿 negedge）；或电平。Always@（a）
System-Verilog 2024-06-03 fpga开发 20人 已看 通过学习和掌握SystemVerilog的基本语法，重新设计之前在Verilog中实现的练习项目，如流水灯、全加器、VGA显示和超声波测距，并完成相应的testbench仿真，最终在DE2-115开发板上实现这些项目。
I.MX6ULL高精度延时实验 2024-06-05 stm32, fpga开发, 嵌入式硬件, 单片机 46人 已看 延时函数是很常用的 API 函数，之前的实验中我们使用循环来实现延时函数，但是使用循环来实现的延时函数不准确，误差会很大。虽然使用到延时函数的地方精度要求都不会很严格(要求严格的话就使用硬件定时器了)，但是延时函数肯定是越精确越好，这样延时函数就可以使用在某些对时序要求严格的场合。本节我们就来学习一下如何使用硬件定时器来实现高精度延时。在使用 STM32 的时候可以使用 SYSTICK 来实现高精度延时。I.MX6U 没有 SYSTICK 定时器，但是 I.MX6U 有其他定时器，比如EPIT定时器。
Circuits--Build Circuit--Sequential Circuit 2024-05-28 fpga开发 21人 已看 【代码】Circuits--Build Circuit--Sequential Circuit。
FPGA领域入门佳作，简明深入，夯实基础《FPGA原理和结构》（可下载） 2024-06-04 fpga开发 25人 已看 《FPGA原理和结构》是一本理论与实践并重的书籍。同时为经验丰富的工程师和技术人员提供高级应用的指南。无论是正在寻求理解FPGA基本工作原理的新手，还是希望进一步提高设计效率、优化性能的高级用户，都能从本书中获得宝贵的启示和灵感。
zynq-7015启动分析及裸机BootLoader编写(未完待续) 2024-06-03 fpga开发 31人 已看 从APP(download区)回到BootLoader下载新的APP(download区)，再到新APP(download区)运行。尝试了直接写，读出来值不对，查了好多资料，也没说到底怎做。调试的时候，可以在FSBL工程/src/fsbl_debug.h添加宏定义，可以看到启动过程中的调试信息。程序框架搭完了，网络连接不上，还没找到原因，原来的程序就行，新建的程序不行，使用的还是同一个bsp。学到了一个东西，这个地方可以调整，可以把文件烧到不同的地方。测试写入IP地址，确实没问题。升级完成，成功切换了！
RGMII接口---＞(007)FPGA实现RGMII接口(七) 2024-06-02 fpga开发 24人 已看 （a）FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）FPGA工程师就业应用于通信、航空航天、汽车电子，还是人工智能、物联网等新兴领域。
第二篇 多路数据选择器 2024-06-03 fpga开发 14人 已看 在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器（Data Selector）。也称多路选择器或多路开关(Multiplexer）等。
飞腾D2000+FPGA云终端,实现从硬件、操作系统到应用的完全国产、自主、可控 2024-05-31 fpga开发 26人 已看 飞腾云终端基于国产化飞腾高性能8核D2000处理器平台的国产自主可控解决方案，搭载昆仑国产化固件,支持UOS、银河麒麟等国产操作系统，满足国产化信息安全运算的需求，实现从硬件、操作系统到应用的完全国产、自主、可控，是国产信息安全桌面云明星级解决方案。
ZYNQ AXI4 FDMA内存读写 2024-05-28 fpga开发 18人 已看 如果用过ZYNQ的都知道，要直接操作PS的DDR 通常是DMA 或者VDMA,然而用过XILINX 的DMA IP和 VDMA IP，总有一种遗憾，那就是不够灵活，还需要对寄存器配置，真是麻烦。对于我们搞 FPGA的人来说，最喜欢直接了当，直接用FPGA代码搞定。现在XILINX 的总线接口是AXI4总线，那么熟练自定义AXI4 IP挂到总线上就非常方便了。基于这个目的，定义了一个基于AXI4 FULL MASTER的IP，暂且取名为FDMA。ZYNQ 配置测试代码：3下板测试
【Xilinx约束】使用set_clock_groups 约束语法处理异步时钟域 2024-05-30 fpga开发 46人 已看 【Xilinx约束】使用set_clock_groups 约束语法处理异步时钟域
Verilog HDL中如何控制模块的调用与否 2024-05-30 fpga开发 32人 已看 本文主要介绍了在Verilog HDL编程中，如何根据不同情况控制模块是否被调用的方法。1、注释，通过在代码中使用注释符号//或/* */来临时禁用模块；2、条件编译指令，使用ifdef和endif预处理指令来根据是否定义了特定的宏来决定是否编译某段代码。3、generate语句，利用generate和endgenerate关键字，根据参数或条件来生成代码块
时钟、复位与上电初始化 2024-05-30 fpga开发 38人 已看 目录1. 时钟2. 复位3. 上电初始化1. 时钟2. 复位深入理解复位—同步复位，异步复位，异步复位同步释放(含多时钟域）【FPGA - 基础知识（一）】复位操作3. 上电初始化
Xilinx FPGA中的BUFFER 2024-05-29 fpga开发 19人 已看 FPGA大型设计中推荐使用同步时序电路，同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动有更高的要求。为满足时序的要求，一般采用全局时钟资源驱动设计的主时钟，FPGA的主时钟一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构。
